논리회로 예제

특별한 경우, 명제 수식 또는 부울 식은 다른 모든 노드가 1의 팬아웃을 가진 단일 출력 노드가 있는 부울 회로입니다. 따라서 부울 회로는 공유 하위 수식 및 여러 출력을 허용하는 일반화로 간주될 수 있습니다. 부울 회로는 멀티플렉서, 가산기 및 산술 논리 단위를 포함하여 컴퓨터 엔지니어링에 사용되는 많은 디지털 구성 요소에 대한 모델을 제공합니다. 병렬 접촉은 부울 추가와 동일하지만 계열 접촉은 부울 곱셈과 동일합니다. 직렬 병렬 저항 네트워크를 전체 저항으로 줄이는 데 따르는 것과 동일한 우선 순위순서에 따라 이 릴레이 접촉 회로에 대한 부울 식을 작성합니다. 각 사다리 “렁”의 왼쪽에 부울 하위 표현식을 작성하여 표현식 쓰기를 구성하는 데 도움이 될 수 있습니다. 이러한 부품 감소는 더 높은 작동 속도(입력 신호 전환에서 출력 신호 전이까지의 지연 시간 감소), 전력 소비 감소, 비용 절감 및 신뢰성 향상을 초래합니다. 연산 복잡성 이론 및 회로 복잡성에서 부울 회로는 디지털 로직 회로의 수학적 모델입니다. 공식 언어는 부울 회로 의 가족에 의해 결정 될 수있다, 각 가능한 입력 길이에 대한 하나의 회로. 부울 회로는 디지털 전자 제품의 조합 논리를 위한 공식 모델로도 사용됩니다.

전기 기계 릴레이 회로는 일반적으로 속도가 느리고 작동에 더 많은 전력을 소비하고, 더 많은 비용을 발생시키고, 반도체보다 평균 수명이 짧아부울(Boolean) 단순화의 이점을 크게 활용합니다. 예를 들어 회로를 생각해 봅시다: 부울 회로는 그 회로에 포함된 로직 게이트의 관점에서 정의됩니다. 예를 들어 회로에는 이진 AND 및 OR 게이트와 unary NOT 게이트가 포함되거나 이진 NAND 게이트로 완전히 설명될 수 있습니다. 각 게이트는 입력으로 고정된 비트 수를 취하고 단일 비트를 출력하는 일부 부울 함수에 해당합니다. 당신이 볼 수 있듯이, 감소 회로는 원래보다 훨씬 간단하지만 동일한 논리 적 기능을 수행 : 부울 회로의 공식적인 정의를 제공에서, Vollmer는 허용 게이트에 해당하는 부울 함수의 세트 B로 기초를 정의하여 시작 회로 모델.

—